-- Copyright (C) 1991-2006 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (2.5V/3.3V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 4: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. This pin can either be left unconnected or -- connected to GND. Connecting this pin to GND will improve the -- device's immunity to noise. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. --------------------------------------------------------------------------------- Quartus II Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition CHIP "indi16" ASSIGNED TO AN: EPM1270F256C5 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GNDIO : A1 : gnd : : : : DA[0] : A2 : output : LVTTL : : 2 : N VCCIO2 : A3 : power : : 3.3V : 2 : RESERVED_INPUT : A4 : : : : 2 : RESERVED_INPUT : A5 : : : : 2 : RESERVED_INPUT : A6 : : : : 2 : RESERVED_INPUT : A7 : : : : 2 : RESERVED_INPUT : A8 : : : : 2 : ADR_I[15] : A9 : input : LVTTL : : 2 : N RESERVED_INPUT : A10 : : : : 2 : RESERVED_INPUT : A11 : : : : 2 : SEL_I : A12 : input : LVTTL : : 2 : N RESERVED_INPUT : A13 : : : : 2 : VCCIO2 : A14 : power : : 3.3V : 2 : RESERVED_INPUT : A15 : : : : 2 : GNDIO : A16 : gnd : : : : CSN[0] : B1 : output : LVTTL : : 2 : N GNDIO : B2 : gnd : : : : ADR_I[7] : B3 : input : LVTTL : : 2 : N RESERVED_INPUT : B4 : : : : 2 : RESERVED_INPUT : B5 : : : : 2 : RESERVED_INPUT : B6 : : : : 2 : RESERVED_INPUT : B7 : : : : 2 : RESERVED_INPUT : B8 : : : : 2 : RESERVED_INPUT : B9 : : : : 2 : RESERVED_INPUT : B10 : : : : 2 : RESERVED_INPUT : B11 : : : : 2 : RESERVED_INPUT : B12 : : : : 2 : RESETN : B13 : output : LVTTL : : 2 : N RESERVED_INPUT : B14 : : : : 2 : GNDIO : B15 : gnd : : : : RESERVED_INPUT : B16 : : : : 2 : VCCIO1 : C1 : power : : 3.3V : 1 : RESERVED_INPUT : C2 : : : : 1 : ADR_I[1] : C3 : input : LVTTL : : 1 : N DAT_O[11] : C4 : output : LVTTL : : 2 : N RESERVED_INPUT : C5 : : : : 2 : DIORN : C6 : output : LVTTL : : 2 : N RESERVED_INPUT : C7 : : : : 2 : RESERVED_INPUT : C8 : : : : 2 : RESERVED_INPUT : C9 : : : : 2 : RESERVED_INPUT : C10 : : : : 2 : RESERVED_INPUT : C11 : : : : 2 : RESERVED_INPUT : C12 : : : : 2 : RESERVED_INPUT : C13 : : : : 2 : RESERVED_INPUT : C14 : : : : 3 : ADR_I[10] : C15 : input : LVTTL : : 3 : N VCCIO3 : C16 : power : : 3.3V : 3 : DAT_I[6] : D1 : input : LVTTL : : 1 : N ADR_I[2] : D2 : input : LVTTL : : 1 : N ADR_I[4] : D3 : input : LVTTL : : 1 : N ADR_I[3] : D4 : input : LVTTL : : 2 : N CSN[1] : D5 : output : LVTTL : : 2 : N DAT_O[5] : D6 : output : LVTTL : : 2 : N RESERVED_INPUT : D7 : : : : 2 : RESERVED_INPUT : D8 : : : : 2 : RESERVED_INPUT : D9 : : : : 2 : RESERVED_INPUT : D10 : : : : 2 : RESERVED_INPUT : D11 : : : : 2 : RESERVED_INPUT : D12 : : : : 2 : RESERVED_INPUT : D13 : : : : 3 : RESERVED_INPUT : D14 : : : : 3 : RESERVED_INPUT : D15 : : : : 3 : RESERVED_INPUT : D16 : : : : 3 : DAT_I[7] : E1 : input : LVTTL : : 1 : N DAT_I[5] : E2 : input : LVTTL : : 1 : N DA[2] : E3 : output : LVTTL : : 1 : N DA[1] : E4 : output : LVTTL : : 1 : N ADR_I[0] : E5 : input : LVTTL : : 1 : N RESERVED_INPUT : E6 : : : : 2 : ADR_I[11] : E7 : input : LVTTL : : 2 : N RESERVED_INPUT : E8 : : : : 2 : RESERVED_INPUT : E9 : : : : 2 : RESERVED_INPUT : E10 : : : : 2 : RESERVED_INPUT : E11 : : : : 2 : RESERVED_INPUT : E12 : : : : 3 : RESERVED_INPUT : E13 : : : : 3 : ADR_I[14] : E14 : input : LVTTL : : 3 : N RESERVED_INPUT : E15 : : : : 3 : RESERVED_INPUT : E16 : : : : 3 : DD[6] : F1 : bidir : LVTTL : : 1 : N DAT_I[14] : F2 : input : LVTTL : : 1 : N DAT_O[6] : F3 : output : LVTTL : : 1 : N DAT_I[4] : F4 : input : LVTTL : : 1 : N RESERVED_INPUT : F5 : : : : 1 : DAT_O[4] : F6 : output : LVTTL : : 1 : N RESERVED_INPUT : F7 : : : : 2 : VCCIO2 : F8 : power : : 3.3V : 2 : VCCIO2 : F9 : power : : 3.3V : 2 : RESERVED_INPUT : F10 : : : : 2 : RESERVED_INPUT : F11 : : : : 3 : RESERVED_INPUT : F12 : : : : 3 : RESERVED_INPUT : F13 : : : : 3 : RESERVED_INPUT : F14 : : : : 3 : RESERVED_INPUT : F15 : : : : 3 : RESERVED_INPUT : F16 : : : : 3 : DAT_O[10] : G1 : output : LVTTL : : 1 : N DAT_O[2] : G2 : output : LVTTL : : 1 : N DD[2] : G3 : bidir : LVTTL : : 1 : N DD[4] : G4 : bidir : LVTTL : : 1 : N DAT_O[0] : G5 : output : LVTTL : : 1 : N STB_I : G6 : input : LVTTL : : 1 : N GNDIO : G7 : gnd : : : : GNDIO : G8 : gnd : : : : GNDIO : G9 : gnd : : : : GNDIO : G10 : gnd : : : : RESERVED_INPUT : G11 : : : : 3 : RESERVED_INPUT : G12 : : : : 3 : RESERVED_INPUT : G13 : : : : 3 : RESERVED_INPUT : G14 : : : : 3 : ADR_I[5] : G15 : input : LVTTL : : 3 : N RESERVED_INPUT : G16 : : : : 3 : ACK_O : H1 : output : LVTTL : : 1 : N HLT_I : H2 : input : LVTTL : : 1 : N WE_I : H3 : input : LVTTL : : 1 : N DD[10] : H4 : bidir : LVTTL : : 1 : N CLK_I : H5 : input : LVTTL : : 1 : N VCCIO1 : H6 : power : : 3.3V : 1 : GNDINT : H7 : gnd : : : : VCCINT : H8 : power : : 3.3V : : GNDINT : H9 : gnd : : : : VCCINT : H10 : power : : 3.3V : : VCCIO3 : H11 : power : : 3.3V : 3 : RESERVED_INPUT : H12 : : : : 3 : RESERVED_INPUT : H13 : : : : 3 : RESERVED_INPUT : H14 : : : : 3 : RESERVED_INPUT : H15 : : : : 3 : ADR_I[6] : H16 : input : LVTTL : : 3 : N DIOWN : J1 : output : LVTTL : : 1 : N DD[0] : J2 : bidir : LVTTL : : 1 : N DD[7] : J3 : bidir : LVTTL : : 1 : N DD[14] : J4 : bidir : LVTTL : : 1 : N RST_I : J5 : input : LVTTL : : 1 : N VCCIO1 : J6 : power : : 3.3V : 1 : VCCINT : J7 : power : : 3.3V : : GNDINT : J8 : gnd : : : : VCCINT : J9 : power : : 3.3V : : GNDINT : J10 : gnd : : : : VCCIO3 : J11 : power : : 3.3V : 3 : RESERVED_INPUT : J12 : : : : 3 : RESERVED_INPUT : J13 : : : : 3 : RESERVED_INPUT : J14 : : : : 3 : RESERVED_INPUT : J15 : : : : 3 : INTRQ : J16 : input : LVTTL : : 3 : N DAT_O[15] : K1 : output : LVTTL : : 1 : N DD[5] : K2 : bidir : LVTTL : : 1 : N DD[11] : K3 : bidir : LVTTL : : 1 : N DD[8] : K4 : bidir : LVTTL : : 1 : N DD[1] : K5 : bidir : LVTTL : : 1 : N DD[15] : K6 : bidir : LVTTL : : 1 : N GNDIO : K7 : gnd : : : : GNDIO : K8 : gnd : : : : GNDIO : K9 : gnd : : : : GNDIO : K10 : gnd : : : : RESERVED_INPUT : K11 : : : : 3 : RESERVED_INPUT : K12 : : : : 3 : RESERVED_INPUT : K13 : : : : 3 : RESERVED_INPUT : K14 : : : : 3 : RESERVED_INPUT : K15 : : : : 3 : DMARQ : K16 : input : LVTTL : : 3 : N DAT_I[12] : L1 : input : LVTTL : : 1 : N DAT_I[3] : L2 : input : LVTTL : : 1 : N DAT_O[12] : L3 : output : LVTTL : : 1 : N DD[9] : L4 : bidir : LVTTL : : 1 : N DD[12] : L5 : bidir : LVTTL : : 1 : N TDI : L6 : input : : : 1 : RESERVED_INPUT : L7 : : : : 4 : VCCIO4 : L8 : power : : 3.3V : 4 : VCCIO4 : L9 : power : : 3.3V : 4 : RESERVED_INPUT : L10 : : : : 4 : RESERVED_INPUT : L11 : : : : 3 : RESERVED_INPUT : L12 : : : : 3 : RESERVED_INPUT : L13 : : : : 3 : DASPN : L14 : input : LVTTL : : 3 : N CSEL : L15 : output : LVTTL : : 3 : N RESERVED_INPUT : L16 : : : : 3 : DAT_I[2] : M1 : input : LVTTL : : 1 : N DAT_I[10] : M2 : input : LVTTL : : 1 : N DD[13] : M3 : bidir : LVTTL : : 1 : N DAT_O[9] : M4 : output : LVTTL : : 1 : N TDO : M5 : output : : : 1 : RESERVED_INPUT : M6 : : : : 4 : ADR_I[13] : M7 : input : LVTTL : : 4 : N RESERVED_INPUT : M8 : : : : 4 : RESERVED_INPUT : M9 : : : : 4 : RESERVED_INPUT : M10 : : : : 4 : RESERVED_INPUT : M11 : : : : 4 : RESERVED_INPUT : M12 : : : : 4 : RESERVED_INPUT : M13 : : : : 3 : DMACKN : M14 : output : LVTTL : : 3 : N RESERVED_INPUT : M15 : : : : 3 : RESERVED_INPUT : M16 : : : : 3 : DD[3] : N1 : bidir : LVTTL : : 1 : N DAT_O[7] : N2 : output : LVTTL : : 1 : N DAT_O[13] : N3 : output : LVTTL : : 1 : N TMS : N4 : input : : : 1 : DAT_I[15] : N5 : input : LVTTL : : 4 : N DAT_I[1] : N6 : input : LVTTL : : 4 : N RESERVED_INPUT : N7 : : : : 4 : RESERVED_INPUT : N8 : : : : 4 : RESERVED_INPUT : N9 : : : : 4 : RESERVED_INPUT : N10 : : : : 4 : RESERVED_INPUT : N11 : : : : 4 : RESERVED_INPUT : N12 : : : : 4 : ADR_I[8] : N13 : input : LVTTL : : 3 : N RESERVED_INPUT : N14 : : : : 3 : CYC_I : N15 : input : LVTTL : : 3 : N RESERVED_INPUT : N16 : : : : 3 : VCCIO1 : P1 : power : : 3.3V : 1 : DAT_O[8] : P2 : output : LVTTL : : 1 : N TCK : P3 : input : : : 1 : DAT_O[14] : P4 : output : LVTTL : : 4 : N DAT_I[8] : P5 : input : LVTTL : : 4 : N IORDY : P6 : input : LVTTL : : 4 : N DAT_I[13] : P7 : input : LVTTL : : 4 : N RESERVED_INPUT : P8 : : : : 4 : RESERVED_INPUT : P9 : : : : 4 : RESERVED_INPUT : P10 : : : : 4 : RESERVED_INPUT : P11 : : : : 4 : RESERVED_INPUT : P12 : : : : 4 : RESERVED_INPUT : P13 : : : : 4 : RESERVED_INPUT : P14 : : : : 3 : RESERVED_INPUT : P15 : : : : 3 : VCCIO3 : P16 : power : : 3.3V : 3 : DAT_O[3] : R1 : output : LVTTL : : 4 : N GNDIO : R2 : gnd : : : : DAT_I[11] : R3 : input : LVTTL : : 4 : N DAT_I[0] : R4 : input : LVTTL : : 4 : N DAT_I[9] : R5 : input : LVTTL : : 4 : N RESERVED_INPUT : R6 : : : : 4 : RESERVED_INPUT : R7 : : : : 4 : RESERVED_INPUT : R8 : : : : 4 : RESERVED_INPUT : R9 : : : : 4 : RESERVED_INPUT : R10 : : : : 4 : RESERVED_INPUT : R11 : : : : 4 : ADR_I[9] : R12 : input : LVTTL : : 4 : N RESERVED_INPUT : R13 : : : : 4 : RESERVED_INPUT : R14 : : : : 4 : GNDIO : R15 : gnd : : : : RESERVED_INPUT : R16 : : : : 4 : GNDIO : T1 : gnd : : : : DAT_O[1] : T2 : output : LVTTL : : 4 : N VCCIO4 : T3 : power : : 3.3V : 4 : RESERVED_INPUT : T4 : : : : 4 : RESERVED_INPUT : T5 : : : : 4 : RESERVED_INPUT : T6 : : : : 4 : RESERVED_INPUT : T7 : : : : 4 : RESERVED_INPUT : T8 : : : : 4 : RESERVED_INPUT : T9 : : : : 4 : RESERVED_INPUT : T10 : : : : 4 : RESERVED_INPUT : T11 : : : : 4 : RESERVED_INPUT : T12 : : : : 4 : ADR_I[12] : T13 : input : LVTTL : : 4 : N VCCIO4 : T14 : power : : 3.3V : 4 : RESERVED_INPUT : T15 : : : : 4 : GNDIO : T16 : gnd : : : :